百州电子网论坛
标题: [转载]小东西,大学问,浅谈电容之去耦和滤波 [打印本页]
作者: sepmf 时间: 9-30 13:58
标题: [转载]小东西,大学问,浅谈电容之去耦和滤波
众所周知,电容是电子系统设计中最常见的电子元器件,可以说是电子器件的元老之一!在很多人眼里,电容的作用被大家简单的认为是隔直流通交流,其实电容的学问还是很大的! 在我周围很多人并不是很分得清电容的去耦和滤波。认为这两个作用是一样的,其实他们两个是有那么点区别的。今天我先来讲一讲电容的去耦作用吧。
在此之前,我先来说说电容的主要参数!电容等效模型如下图所示
一:C,电容的容值,这是个最重要的参数,百度查了一下,电容容值一般是在1kHz,1V等效AC电压,直流偏压为0的情况下测到的。还有一点,电容值C会随着环境改变而发生变化,特别是温度变化!
二:ESL,电容等效串联电感,电容的管脚存在着电感,其实在我看来任何有长管脚的元器件都存在着大大小小的ESL,在低频应用时,这个ESL产生的感抗较小,对电路没有很大的影响,但是在高频应用时,这个ESL产生的感抗就足够大了,这时我们就需要考虑这个因素了,例如一个0805贴片的0.1uF电容,每个管脚存在1.2nH的ESL,那么整体就是2.4nH的ESL,可以计算一下谐振频率在10MHz左右,那么当频率高于10MHz时,电容就呈感性了,那么此时,这个电容就起不到任何电容应该发挥的作用了!
三:ESR,电容等效串联电阻,这在电容的参数中也是个比较重要的参数,当然等效串联电阻越小那么电容作用就发挥的越好!一般的普通点解电容ESR在几百毫欧到几欧之间,瓷片电容一般为几十毫欧,固态电容的ESR就相对比较小了。在开关电源的设计中输出滤波电容的ESR就会影响输出电压的纹波,在对电源进行滤波时,多个电容并联在一起可以有效地降低整体的ESR,当然也可以降低整体的ESL!
下面的这个电容组合的例子可以说明这一点!这个组合使用的电容是:2个680uF钽电容,7个2.2uF陶瓷电容(0805),13个0.22uF陶瓷电容(0603),26个0.022uF陶瓷电容(0402)图中上不平坦曲线是680uF电容的阻抗曲线,其他三个容值的曲线为图中三个V字曲线,从左到右2.2uF,0.22uF,0.022uF
总的阻抗曲线为底部的粗包络线。(电容越小,谐振点约大)。
这个组合实现了在500K到150M范围内保持阻抗在33毫欧以下,到500M阻抗上升到110毫欧。
对电容有了初步认识之后,我们现在再来看看电容去耦问题!!
什么是去耦,本人理解就是避免相互间的干扰,简单的说,就是比如两片共用一个电源的芯片,当其中一片芯片,在某一个时刻从电源吸收了很大的电流,那么由于电路中的电感,电阻,对于一般情况,这个巨大电流的变化对于另一片芯片就是一个噪声,而且更严重的是,如果电源在短期内无法提供芯片工作所需的突变电流,那么会引起电源电压的下降,也就是所谓的轨道塌陷,所以没有加去耦电容的芯片在工作时会相互影响!如果在芯片的电源管脚加一个小小的电容,那么在芯片需要电流变化的时候,去耦电容能快速的反应过来,并且提供短时间内的瞬态电流!这样就不会相互影响了!
在实际的电路设计中,关于电容去耦的一个重要问题就是电容的去耦半径,想必大家都知道很多的芯片手册都会说某个芯片管脚需要一个去耦电容,请把这颗去耦电容竟可能靠近该管脚,为什么要这样呢,其一也就是上面所说的ESL,把耦合电容摆放在靠近芯片的位置可以减小回路电感,确实是这样,但是还有更重要的一点就是电容的去耦半径,这可能是个很新鲜的名词,如果电容超过了它的去耦半径,那么它将失去去耦的能力!
理解去耦半径最好的办法就是考察噪声和电容补偿电流之间的相位关系,在我理解,就是一个及时性,大家可以这样想一下,当芯片对电流的需求在某一时刻有了一个很大的变化,那么在电源平面的一个很小的区域内产生电压扰动,这个电压扰动必须传到去耦电容,那么去耦电容才会有反应。这个电压扰动在介质中传播需要一定的时间,电容感知电压扰动到补偿电流到达扰动区也需要时间,那么这个扰动和补偿电流之间就存在相位的不一致!当然如果相位越小,补偿的就越好,这里就不具体展开去耦半径的计算,总之,去耦电容竟可能的靠近芯片能达到更好的效果!
在说明一点,特定的电容,对与它自然谐振频率相等的噪声补偿效果最好,所以,我们呢往往会用多个容值不容的电容来对某个芯片进行去耦,常见的就比如用10uF和0.1uF的电容并联去耦!
欢迎光临 百州电子网论坛 (http://bbs.cnbzdz.com/) |
Powered by Discuz! X3.2 |